

Prática – Circuitos Combinacionais e Sequenciais

Esteira reversível com divisor de frequência

Disciplina: Dispositivos Lógicos Programáveis

Professor: João Castelo | Valor: 5 pontos

Desenvolva, em VHDL, o controlador de uma esteira reversível que coloca ou retira peças de uma bandeja. A passagem das peças será simulada por eventos periódicos gerados a partir do clock de 50 MHz da placa. Implemente o divisor de frequência, a contagem limitada, o registro da maior ocupação e a visualização em dois displays. Simule, inspecione o RTL e demonstre na FPGA.

Cada integrante deverá prever resultados, explicar o circuito e realizar uma pequena alteração individual durante a avaliação. Os critérios e as famílias de alterações estão descritos adiante.

Parâmetros da equipe

C é a capacidade da bandeja e L é o limiar de alerta. O professor atribuirá valores com $20 \leq C \leq 79$ e $1 \leq L < C$, além de uma frequência F de 1, 2 ou 5 Hz. Os parâmetros são fixos durante o funcionamento e devem ser definidos por constantes nomeadas ou generics.

Equipe: _____ C: _____ L: _____ F: _____ Hz

Interface lógica do núcleo

Sinal	Função
clk_50	Clock de entrada de 50 MHz, com período de 20 ns.
rst	Reset ativo em 1, com acionamento assíncrono.
sentido	0: colocar peças; 1: retirar peças. Amostrado na atualização da contagem.
pausa	Em 1, preserva N, P e erro e reinicia a fase do divisor.
modo de 2 bits	Seleciona o valor apresentado nos dois displays.
senal_div e pulso_avanco	Onda quadrada lenta e pulso de um ciclo, gerados pelo divisor dos alunos.
N e P	Quantidade atual e maior quantidade de peças desde o reset.
Indicadores e displays	LEDs de cheio, vazio, alerta e erro; LED do sinal dividido; dois dígitos decimais.

A esteira é um modelo didático: não é necessário conectar motor ou sensor externo. Na FPGA, use chaves para sentido, pausa e modo.

Divisor de frequência obrigatório

A equipe deverá implementar um divisor de frequência em VHDL a partir do clock de 50 MHz. Sua saída determinará o ritmo da esteira: F Hz corresponde a F tentativas de movimentação de peças por segundo. Cada equipe usará a frequência atribuída pelo professor.

Sinais produzidos pelo divisor

`signal_div` deve ser uma onda quadrada com frequência F e ciclo de trabalho de 50%, ligada a um LED. `pulso_avanco` deve marcar cada borda de subida de `signal_div` uma única vez, com duração de um ciclo de `clk_50`. A atualização de N pode ocorrer nessa borda ou até um ciclo de `clk_50` depois, conforme a arquitetura; documente a latência.

Os registradores da aplicação usarão `clk_50`. `pulso_avanco` habilitará a contagem. Assim, o divisor implementado controla efetivamente a movimentação, e seu sinal lento também pode ser observado e medido. [3]

Inicialização e pausa

O reset assíncrono deve zerar o contador interno, `signal_div` e `pulso_avanco`. Com `pausa = 1`, em cada borda de `clk_50` mantenha o divisor nessa condição inicial e descarte qualquer avanço pendente. N , P e erro permanecem armazenados; o reset continua prioritário.

Depois do reset ou da retomada, `signal_div` começa em zero. A primeira borda de subida ocorre após um semiciclo, e as seguintes ficam separadas por um período completo. Por exemplo, com $F = 1$ Hz, a primeira subida ocorre após 0,5 s e as próximas a cada 1 s, considerando as bordas de `clk_50` habilitadas.

Cálculo e estrutura

Apresente o número de ciclos de 50 MHz necessário para cada semiciclo, o valor terminal do contador e a largura mínima de bits. Explique a diferença entre o intervalo de inversão da saída e seu período completo. Use um contador síncrono sintetizável; comandos de atraso de simulação não implementam o divisor na FPGA.

A frequência é fixa durante cada execução. A seleção do sentido altera apenas a operação no próximo avanço e não modifica a frequência. A pausa reinicia a fase de modo previsível, conforme a regra acima.

Simulação com parâmetros reduzidos

Para testar sem simular milhões de ciclos, permita reduzir o número H de ciclos por semiciclo, usando pelo menos dois valores inteiros diferentes e maiores ou iguais a 2. Mantenha `clk_50` com período de 20 ns, a mesma lógica e a mesma regra de pausa. Meça o período obtido e compare com o esperado para cada H .

Os parâmetros reduzidos servem apenas à simulação. Na FPGA, use os valores calculados para 50 MHz e F . Entregue os dois conjuntos de parâmetros identificados e demonstre o ritmo real. A implementação do divisor e sua integração são obrigatórias.

Regras de funcionamento

O reset tem prioridade sobre qualquer entrada e zera N, P, erro e o divisor mesmo entre bordas de clock. Fora do reset, a pausa tem prioridade sobre o pulso de avanço. Aplique as regras abaixo em cada borda de subida de clk_50; o sentido é avaliado quando o pulso é consumido.

Condição	Resultado para N	Resultado para erro
pausa = 1	Mantém o valor.	Mantém o valor.
Sem pausa; pulso_avanco = 0	Mantém o valor.	Mantém o valor.
Pulso; sentido = 0; $N < C$	Incrementa uma unidade.	Mantém o valor.
Pulso; sentido = 0; $N = C$	Permanece em C.	Passa para 1.
Pulso; sentido = 1; $N > 0$	Decrementa uma unidade.	Mantém o valor.
Pulso; sentido = 1; $N = 0$	Permanece em 0.	Passa para 1.

Trocar o sentido não altera N imediatamente e não reinicia o divisor. A próxima atualização segue o sentido então amostrado. A contagem só avança uma vez por ciclo completo do sinal dividido. O nível alto desse sinal não autoriza incrementos repetidos.

Memória do pico e do erro

A cada incremento aceito, atualize P na mesma borda se a nova quantidade superar o pico anterior. Retiradas e pausas preservam P. O erro registra uma tentativa de colocar peça em bandeja cheia ou retirar peça de bandeja vazia e permanece em 1 até o reset. N fica entre 0 e C; P fica entre N e C.

Indicadores e seleção do display

cheio = 1 quando $N = C$; vazio = 1 quando $N = 0$; alerta = 1 quando $N \geq L$. Esses três indicadores são combinacionais. erro é o indicador armazenado descrito acima.

modo	Valor exibido
00	Quantidade atual de peças N.
01	Espaços disponíveis, calculados por C menos N.
10	Pico P desde o último reset.
11	Capacidade C da bandeja.

A troca de modo altera apenas a visualização e funciona durante a pausa. Após reset, os modos 00 e 10 mostram 00; os modos 01 e 11 mostram C. O ponto decimal fica apagado. O decodificador deve apagar os segmentos para códigos BCD inválidos de 10 a 15.

Implementação e verificação

Organize a solução em blocos identificáveis: divisor de frequência, núcleo sequencial, cálculo de espaços e indicadores, seletor e conversão para os displays. No RTL Viewer, identifique o contador do divisor, os registradores de N, P e erro e os blocos combinacionais.

Use `clk_50` para os registradores e `pulso_avanco` como habilitação de atualização. O sinal dividido deve existir, ter sua frequência verificada e ser apresentado em um LED. Use atribuições completas na lógica combinacional para evitar latches não intencionais. [3]

Implemente duas versões equivalentes do seletor de visualização: uma com `when ... else` e outra com `with ... select`. Compare as saídas para os quatro modos e pelo menos dois conjuntos diferentes de dados. Escolha uma versão para integrar à FPGA.

Testes obrigatórios

Entregue estímulos reproduzíveis e uma tabela de resultado previsto, observado e conclusão. As waveforms devem identificar `clk_50`, `rst`, contador do divisor, `sinal_div`, `pulso_avanco`, pausa, sentido, N, P, modo e erro. Use a simulação acelerada definida no requisito do divisor.

Teste	Comportamento a demonstrar
1 Divisor	Medir pelo menos três períodos, os tempos em alto e baixo e a largura de um ciclo de <code>pulso_avanco</code> .
2 Integração	Demonstrar exatamente uma atualização por ciclo completo do sinal dividido, inclusive enquanto ele está alto.
3 Reset	Acionar entre bordas e junto de avanço. Contagens, fase do divisor, N, P e erro são zerados.
4 Contagem	Verificar incrementos e decrementos, incluindo 09 para 10 e 10 para 09. Trocar sentido entre avanços.
5 Limites	Tentar colocar peça em C e retirar em zero. N satura no limite e erro é ativado.
6 Pausa	Pausar no meio de um período e junto de avanço. Retomar com a fase reiniciada, sem avanço pendente.
7 Pico	Alcançar um pico, retirar peças e retornar a ele. P só aumenta quando N ultrapassa o recorde.
8 Indicadores	Cruzar L nos dois sentidos. Mostrar cheio, vazio e persistência do erro até o reset.
9 Visualização	Exercitar os quatro modos em execução, pausa e reset. Comparar as duas versões do seletor.
10 Decodificação	Testar os dez dígitos e os seis códigos BCD inválidos, que devem apagar os segmentos.
11 FPGA	Usar a divisão real de 50 MHz. Observar o LED e medir aproximadamente vários períodos, relacionando-os às peças.

O arquivo usado na FPGA deve conter o fator de divisão real. **Na defesa, o professor poderá escolher valores pequenos do mesmo parâmetro para testar o circuito em simulação.**

Entregas e critérios de avaliação

Material a entregar

Entregue os arquivos VHDL, o projeto do Quartus com pinagem, os estímulos ou testbench e os resultados anotados.

Pontuação proposta

Critério	Responsabilidade	Pontos
Arquitetura e acompanhamento	Equipe	1,0
Divisor implementado em VHDL e cálculo correto	Equipe	0,50
Testes reproduzíveis e medidas nas waveforms	Equipe	0,50
Demonstração na FPGA	Equipe	1,0
Explicação do código e do hardware	Individual	2,0
Total por estudante		5,0

A nota individual considera a correção da previsão, a relação entre código e hardware e a capacidade de testar a mudança. Clareza técnica vale mais que fluência de apresentação. O funcionamento entregue pela dupla não substitui essas evidências.

- As equipes devem apresentar o seu trabalho no dia **13/10/2026**
- É obrigatória a apresentação de todos os alunos.
- As apresentações devem ter duração máxima de 30 minutos.
- A apresentação deve ter:
 - Contextualização;
 - Conceitos necessários;
 - Descritivo da solução;
 - Resultado da simulação funcional.
 - RTL Viewer

Uso de IA generativa

Durante a preparação e na apresentação, o uso de IA deve ser declarado, identificando o trecho utilizado, a verificação realizada e os erros ou ajustes encontrados.